N_2_NIOS整體開發(fā)結(jié)構(gòu)基礎(chǔ)(經(jīng)典).doc

N_2_NIOS整體開發(fā)結(jié)構(gòu)基礎(chǔ)(經(jīng)典) ，NIOS整體開發(fā)結(jié)構(gòu)基礎(chǔ)。
歡迎下載！
NIOS整體開發(fā)結(jié)構(gòu)基礎(chǔ) 上個例子中，我們使用VHDL語言，根據(jù)FPGA管腳與數(shù)碼管和按鍵管腳的連接 ，通過一系列的語句控制管腳電平的高低，從而讓FPGA實現(xiàn)數(shù)碼管顯示功能。
可 見，對于比較簡單的功能實現(xiàn)，可以像這個例子中那樣，直接控制最底層資源， 甚至對每個管腳在每個時刻的電平輸出了如指掌。
但是，如果設(shè)計稍顯復(fù)雜，那么對底層細(xì)節(jié)的過多關(guān)注就會成為一種累贅。
試想我們平時在電腦上編寫C程序，比如在顯示器上輸出一行字，我們只用 一句printf()即可完成，至于打印命令怎么傳到顯示芯片上，哪個芯片管腳怎么 變化，又怎么傳到顯示器上輸出，諸如此類涉及底層硬件的問題，我們沒必要關(guān) 注太多。
于是，我們把用printf()這類高級語言描述設(shè)計邏輯的工作稱為軟 件設(shè)計。
顯然，軟件只是一種抽象的看不見摸不著的東西，它的結(jié)構(gòu)接近于人類 思維邏輯。
無論軟件再怎樣構(gòu)思精妙，只有在硬件上才能體現(xiàn)出實際效果。
做計算機(jī)開發(fā)應(yīng)用程序的時候，硬件是現(xiàn)成的，軟硬件之間的橋梁早就由操作系 統(tǒng)給你搭好了，我們只需專心完成軟件的構(gòu)思和設(shè)計就OK。
顯而易見，軟硬件的分工會給電子設(shè)計帶來極大的方便，自然有人把這種分工方 式引進(jìn)FPGA設(shè)計領(lǐng)域，琢磨著怎么在小小的FPGA上也搞個軟硬件協(xié)同設(shè)計，負(fù)責(zé) 硬件設(shè)計的和負(fù)責(zé)軟件的各司其職，最后pia一整合，效率倍增。
來看看nios是怎么做的。
拿出DE2開發(fā)板，上面很多外設(shè)接口和與之連接的芯片， 那是硬件，中間有一塊大的CycloneII芯片，里面是空的，等著我 們編寫程序下載到里面運行，前篇文章我們用最原始的方法寫了個數(shù)碼管控制 器，這次我們換種方法，同樣是數(shù)碼管控制器，用軟硬件協(xié)同設(shè)計來完成。
跟計算機(jī)對比，硬件我們有了，軟件就用C語言來寫，但是nios系統(tǒng)可沒提供WinX P，也就是說軟件和硬件之間的那座橋還得自己解決。
看上圖，這座橋分為3個層次：硬件控制層，設(shè)備驅(qū)動層，硬件抽象層（簡稱HAL）。