高速PCB設計中的串擾分析與控制.doc

高速PCB設計中的串擾分析與控制,高速PCB設計中的串擾分析與控制。
高速設計中的串擾分析與控制陳寶遠表格
高速設計中的串擾分析與控制
物理分析與驗證對于確保復雜、高速板級和系統(tǒng)級設計的成功起到越來越關鍵的作用。本文將介紹在信號完整性分析中抑制和改善信號串擾的方法，以及電氣規(guī)則驅(qū)動的高速布線技術實現(xiàn)信號串擾控制的設計策略。
　　當前，日漸精細的半導體工藝使得晶體管尺寸越來越小，因而器件的信號跳變沿也就越來越快，從而導致高速數(shù)字電路系統(tǒng)設計領域信號完整性問題以及電磁兼容性方面的問題日趨嚴重。信號完整性問題主要包括傳輸線效應，如反射、時延、振鈴、信號的過沖與下沖以及信號之間的串擾等，其中信號串擾最為復雜，涉及因素多、計算復雜而難以控制。所以今天的電子產(chǎn)品設計迫切需要區(qū)別于傳統(tǒng)設計環(huán)境、設計流程和設計方法的全新思路、流程、方法和技術。
　　技術已經(jīng)研發(fā)出一整套高速和電路板級系統(tǒng)的設計分析工具和方法學，這些技術涵蓋高速電路設計分析的方方面面：靜態(tài)時序分析、信號完整性分析、設計、地彈反射分析、功率分析以及高速布線器。同時還包括信號完整性驗證和，設計空間探測、互聯(lián)規(guī)劃、電氣規(guī)則約束的互聯(lián)綜合，以及專家系統(tǒng)等技術方法的提出也為高效率更好地解決信號完整性問題提供了可能。信號完整性分析與設計是最重要的高速板級和系統(tǒng)級分析與設計手段，在硬件電路設計中扮演著越來越重要的作用，這里將討論信號完整性問題中的信號串擾。
串擾解決方案
　　信號之間由于電磁場的相互耦合而產(chǎn)生的不期望的噪聲電壓信號稱為信號串擾。串擾超出一定的值將可能引發(fā)電路誤動作從而導致系統(tǒng)無法正常工作。解決串擾問題問題可以從以下幾個方面考慮：
在可能的情況下降低信號沿的變換速率
　　通常在器件選型的時候，在滿足設計規(guī)范的同時盡量選擇慢速的器件，并且避免不同種類的信號混合使用，因為快速變換的信號對慢變換的信號有潛在的串擾危險。
采用屏蔽措施
　　為高速信號提供包地是解決串擾問題的一個有效途徑。然而，包地會導致布線量增加，使原本有限的布線區(qū)域更加擁擠。另外，地線屏蔽要達到預期目的，地線上接地點間距很關鍵，一般小于信號變化沿長度的兩倍。同時地線也會增大信號的分布電容，使傳輸線阻抗增大，信號沿變緩。
合理設置層和布線
　　合理設置布線層和布線間距，減小并行信號長度，縮短信號層與平面層的間距，增大信號線間距，減小并行信號線長度在關鍵長度范圍內(nèi)，這些措施都可以有效減小串擾。
設置不同的布線層
　　為不同速率的信號設置不同的布線層，并合理設置平面層，也是解決串擾的好方法。
阻抗匹配
　　如果傳輸線近端或遠端終端阻抗與傳輸線阻抗匹配，也可